

模拟赛道赛题（研究院）及评分标准

1. 赛题及基本要求

1.1) 本命题方向为面向物联网 (IOT)、工业、通信等应用的模拟及数模混合芯片设计，特别聚焦于应用广泛的高性能数据转换器 (ADC/DAC) 芯片关键模拟模块电路设计。要求参赛者从以下 2 个题目中任选一个完成，电路设计时不限定具体工艺，但在评价设计时，会综合考虑参赛者所选工艺对设计的影响。

1.2) 需要提交的材料

1. 设计报告，包括 (1) PPT 形式的答辩报告 (团队介绍、项目心得体会、项目研发情况、技术创新点、后续工作)，(2) Word 形式的设计报告，报告模板参见《竞赛设计报告模板-模拟赛道》。

2. 设计数据：包括 (1) 线路图，代码，网表和版图 GDS 文件 (如果有)；(2) 仿真验证采用的 test bench。

赛题 1：低温漂低噪声振荡器设计

设计一个低功耗高精度低噪声的 OSC，主要设计指标如下：

- 芯片工作温度：-40°C~125°C
- OSC core 的运行功耗不高于 500nA (reference 等外围电路功耗不计算在内)
- 关断功耗小于 1nA
- 工作频率为 35KHz
- 工作频率温漂<150ppm/°C
- 占空比为 50: 50
- 建立时间小于 200us
- 频率抖动 accumulated jitter (1σ) 小于 100ns 且 period jitter 小于 1ns (仿真周期数需大于或等于 10000 个周期)

赛题 2：高增益高线性度低噪声余量放大器 (Residue Amplifier) 设计

设计一个高精度 Pipeline ADC 的余量放大器模块，适用于工业与 ATE 相关应用，主要设计指标如下：(不限制所使用的放大器结构，如开环、闭环反馈等结构)

- 满幅输入下输出电压建立至 99.75% 稳态输出电压的时间 $\leq 45\text{ns}$
- Typical 条件下增益误差 < 0.5%
- 工作温度范围：-40~125degC
- 典型增益 1024 倍
- 输入余量电压范围 $\pm 75\mu\text{V}$
- 输入参考噪声电压: 8uVrms (采用带有噪声的瞬态仿真方法, 规定噪声频率上限为 10GHz,

统计输出噪声电压的分布，并以此结果结合增益计算输入参考噪声的均方根值)

- 增益线性度: **THD<-70dB** (用 1kHz $\pm 75\mu\text{V}$ 正弦波电压源经过 2MHz 采样后的 zero-order hold 输出信号作为放大器输入，以输出的 1~5 次谐波计算 THD)
- 全温区增益漂移 < 100ppm/degC
- 平均功耗 < 4mW

2. 评分标准

项目	主要内容	分数
书面报告	报告结构完整、内容清晰、图文规范	10
	实现和验证方案描述逻辑清晰、简洁易懂	15
	设计实现部分详细完整，考虑问题是否全面	15
	设计验证结果完备，对仿真结果是否有说明和分析	15
设计数据	提交的数据完整，符合要求	15
	电路图绘制规范，美观，可读性强	10
Test bench	测试激励完整，可以直接进行仿真重现	5
加分项	<p>创新性、专项突出等可选加分项，包括但不限于：</p> <p>1) 对于赛题 1，在满足指标要求的前提下，在满足上述指标的情况下，版图面积和 accumulated jitter 越小越好。</p> <p>2) 对于赛题 2，在满足指标要求的前提下，RA 功耗越低，版图面积越小，具有更小的输入参考失调电压分布，加分越多。</p>	15
合计		100